ロジックアナライザー LogicMOTHER

CLK(200MHz) - /CS, /RAS　位相関係

サンプリングCLK：　 2G-4CH（LHBUF4　2個モード）

●ハード構成
高速バッファLHBUF4を2個、同軸プローブLBUF_PB 3本、低反射ICクリップLIC-S1使用

位相関係、CLK-duty、ほぼ綺麗に分析できています。
/CSも/RASもCLK↓の位置でアサートするようにしています。/CSに比べ若干/RASが遅れています。DDRは2個ドライブしていて、/CSは1対１ですが、/RASはファンアウト2個になっています。その影響が出ているためです。10MHz程度で動作する一般のデバイスではファンアウト遅延など自覚することはないですが、この速度になると影響してくるのがわかります。

使用上の注意
2G-4CHモードは、4CHまで使えますが、上例は3CH。1CHで、DDR400（200MHz)を使っているので他CHのAC特性条件が厳しくなります。
上例は綺麗にサンプリングできていますが乱れることもあります。CLKが1CLK潰れるようなこと起きにくいですがDutyの1対1は乱れることはあります。
特定の2CHの位相確認が基本使用法と考えて下さい。
bitスキューは、0.7ns。2CH間だとMAXMINの条件だと、倍の1.4nsになるので、DDR400は測定限界で常に綺麗にサンプリングするのは困難と理解下さい。
オシロ等価サンプリングの方が、デジタルのように境界がきっちりしていないので位相確認には向いています。

※当ロジックアナライザーは、デルタコア社オリジナル開発です。
記載されている各名称、製品名は、各社の商標、または、登録商標です。