ロジックアナライザー LogicMOTHER

電源ノイズの精密な測定
LDSO：デジタルストレージオシロの活用

LDSOは、高感度だけでなく、ロジアナが付属しています。この特徴を生かした、電源ノイズの精密な測定法を説明します

試験回路

この回路は、バッファICのスイッチングノイズを測定するものです
信号入力に、データパタンを入力します。（信号発生機能を利用）
バッファICはHL変化時にスイッチングノイズを発生するので、その電源ノイズを測定します

信号データ
信号発生機能(LPGEN）を使用しデータパタンを作成します（LPGENとLDSOは同時には実行できません。ここではLM02を2台使用し、1台のPCに同時に接続して実行しています）

8bitカウンタを2個、計16bitを作成します（この表示は1個のみ表示させています）。試験内容が指示できるように、試験種別を先頭に付加しています。この存在により、LDSOはトリガーに利用できます
試験種別の解説。CLKはSERdataとの組み合わせで試験回路に対し何bitカウンタかを通知しています。ここは01000B は16bitカウンタを意味しています。更に試験有効時に、SERdata は、H になりカウンタ起動中を通知しています
信号発生速度は、100nsとします。
ノイズの注目すべきは、多bitによる同時スイッチングノイズです
図で、同時に同方向に変化している点に矢印を付けています。
赤矢印は、8bit、青矢印は、6-7bitが同時にH→Ｌに変化しています。これがどう電源に影響するかを測定します

測定結果、LDSO（デジタルストレージオシロ）使用

3.3V電源を測定
試験種別(CLK,SERdata）もLDSO付属のロジアナで同時測定

トリガー： CLK信号のL→H
AC測定、x1モード、サンプリングCLK： 10ns

16bitカウンタ　動作中のノイズ
(SERdata = 01000 B）
　Vpp = 361mV

Div： 125mV, 1.25us

8bitカウンタ　動作中のノイズ
(SERdata = 00100 B）
　Vpp = 215mV

Div： 125mV, 1.25us

最初の信号データの図の赤矢印、青矢印の位置と比べて下さい。シンクロした位置にノイズが大きく発生しています（赤矢印位置が8bit同時変化なので最大ノイズ）。これが同時スイッチングノイズの実測です
同時変化bit数が多いほどノイズが大きくなります。このようにノイズは特異点があります。

SERdata = H がカウンタ起動中を意味しています
16bitカウンタ　Vpp = 361mV　8bitカウンタ　Vpp = 215mV　（2カーソル間を分析し図中左中央に表示）
問題になるほど大きなノイズが計測されています。カウンタbit数が多い方がノイズも大きくなっています
（試験種別のCLKの変化部にもノイズが計測されていますが、最後に”正しく測定する注意”で説明します）

最大のノイズを拡大すると以下です

このように精密なノイズ測定とは、厳格に条件を設定し、最大に発生する大きさを見つけることです
ノイズは同じ信号でも何の動作中かで大きさは変化します。やみくもな計測は的を得ません
ロジアナ部分は、何の動作中かを特定するインデックスに利用できるわけです

コンデンサを変えると？

上条件は、16bitに対し、コンデンサは、0.1u 1個（大元に22uがある）。実用の回路では個数はもっと多用するでしょう。
そこで、1個だけコンデンサを増やすとどうなるかを見てみます。

0.1u + 1uの測定結果

Vpp = 296mV　約60mV減っている　（元はVpp = 361mV）

0.1u + 0.01uの測定結果

Vpp = 274mV　更に少し減っている
注目すべきは、上の 1u より、容量の少ない 0.01u の方が効果が出たことである
パスコンの容量とノイズ低減の関係は、ノイズ周波数と振幅電圧で微妙に変わってくるという実例になったわけです

パスコン容量はエンジニアの勘で値を決めることが多いですが、このように精密に測定することで、本当に効果のある値を見つけることができます
いろいろなパスコンの組み合わせで測定するとおもしろいと思います

補足：
・近隣にアナログ回路があれば充分影響が出てしまいます。また、この試験回路では、バッファの出力は、2.3KΩなのでさほどドライブ電流はありません。しかし1KΩになれば倍以上になり、ノイズは比例して大きくなります。デジタル回路でもシステムの誤動作を引き起こす重要な原因になりますので、こういう測定は必要です。
・16bitバスの　FFFF H　→ 0000 H　に変化する瞬間は低頻度です。しかし最大ノイズはその時に発生し、たまに起きるシステムエラーはそういう現象と一致していたりします

一般的なオシロのノイズ測定法より優れたポイント

アナログオシロと比べて

アナログオシロは単現象測定ができない

普通のデジタルオシロと比べて

・低価格帯はAD分解能8bit品が多く、mVレベルの測定が全てできるわけではない　参照：GNDノイズフロア
・現象を特定させるには、今回のロジアナ混用のように試験種別信号を同時測定できる必要があるが、一般的な2CHのデジタルオシロではCH数が足りない

微小ノイズを正しく測定する注意

１．ロジアナ部分は信号を変化させない

LDSO内にあるロジアナ自身が数10mVの自己ノイズを発生します。
従って今回のような微小なノイズをロジアナ機能を使って現象を特定させる時、ロジアナ信号は、測定中は変化が固定していることが必要です。
上図LDSOの測定結果をみると、CLK、SERdata が試験種別を出している時、ノイズが測定されています。試験中は、CLK = L, SERdata = H に固定しているのでそれは影響していません。
ロジアナ部分は、動作種別のインデックスやトリガーに利用するわけです

２．サンプリングCLK = 5nsは避ける

ノイズ測定用途では、5nsはSN比が他のCLKより悪いので避けるべきです。
ノイズが100mV以上あるなら、5nsも使用可です

３．数回RUNしてノイズの大きく測定できたものを採用する

ICのノイズは、数ns幅のパルス状です。狭すぎてピーク電圧に対しサンプリングで滑る場合もあります。5回以上測定してノイズの大きく測定できたものを採用して下さい

４．測定モード
AC測定、プローブ x 1モード　を使用する