FPGAコア電源ノイズ /AC測定、x1測定

FPGAコア電源ノイズ測定の新概念に対応



FPGAのコア電源は、最新のものは、許容差±30mV = 60mV幅しかありません

  最小 標準 最大
VCCINT 0.97 V 1.00 V 1.03 V

これを守るには、かなりシビアに電源を管理する必要があります
しかし問題があります
その電源ノイズが高速動作中に、瞬間発生するものだと、その測定は、一般測定器では困難であることです

VCCINT = 1,00V を最大ノイズでトリガーして実測します
ACモードを使用したので、0V中心の変化になります
縦大Div=50mV、小Div=10mV

2カーソル間のノイズを分析しています
赤矢印のVppは、42.5mV (AC測定しています。後述)
コア電源ノイズとしてはギリギリです

これが計測できているのは、当機が高速測定ができるためです。一般測定器ではなかなかできません
拡大することでそれを説明します

最大電圧部分を拡大すると

赤矢印が最大電圧部分です
幅は、2ns弱しかありません。(1Div=3.1ns)

ということは、500Mbps相当。パーソナルレベルの測定器では計測困難です
高速対奥でも、x10プローブだけしかない測定器では微電圧は計測できません

当機は、これが計測できました

当機LOSCLは、今Ver4から、ACモードと、プローブ倍率x1、が新機能として追加されました
高速性は元来ありますので、今回は、その、AC測定 & プローブ倍率x1 を使い実現しました

ACモード  DC分を削除できるので、電源ノイズに適している
倍率x1 分解能が上がるので、数100mV以内の場合、適している


FPGAは、機能が便利になり良いことですが、このように従来のデバッグ法では困難なところを克服することが必要になります
たまに動作がおかしいと疑問に感じたらこういう観点も調査してと良いです



注意
当機は高速ではありますが、高感度とまではいえません
分解能は0.2mVですが、ノイズフロアは、約5mVあります。FPGAコアノイズ測定には充分ですが、信号振幅が5mV以下の測定は無効です。


Copyright (c) デルタコア All Rights Reserved.