中央のFPGAから、36ピンのユーザーコネクタ（上下に2個）へ信号があります
FPGA−ユーザーコネクタ間で、なるべく等長性を持たせています

●差動ペア線に使えるようにペアで配線しています（単線でも使えます）


●等長性配線：ペア専用
ミランダ配線（ジグザグ状）にして、各差動ペア線どうしの長さを調整しています
ユーザーコネクタごとに、FPGA間で最長最短は、3mm以内　※300Mbps理論耐性


●等長性配線：コネクタ用
ユーザーコネクタは、2.54mmのヘッダピンなので、1本の差動ペア間で2.54mmの差ができてしまいます。
それを修正するのに、短い片側のみを調整しています


●特性インピーダンス
LVDSとして、長い伝送路を想定し、伝送路のインサーションロスを低減させるため低めのインピーダンス、90Ωを採用しています


●GND層との特性インピーダンスを保つため、部品面のみで配線。（ビアを使って異層配線すると特性インピーダンスを保つことが困難になるため）