ロジックアナライザー LogicMOTHER

実用

工事中

●実用

実用を多角度からまとめています
基本の理解が必要ですので、以下のページは予め読んでからこのページを進めて下さい
・構築
・技術

完全自社開発の汎用エンジンを無料提供しています
本ページで展開しています
ユーザーがカスタマイズすることで、多様に展開できる構造になっています

しかし、ゼロから構築出来る方は、いると思います。
その場合、本ページはそのまま使う必要はなく、参考程度にして頂ければと思います。

●ULOG、ジャンパー設定

デモは、ULOGの設定は共通です

工事中

USB接続して、各項目を実行下さい

帯域チェッカー

（C言語、VHDL、実行モジュール、全ソース付）

FT　－　FPGA　間で、WR/RD各方向で、データ転送と照合をする
Cドライバーの構築を解説、FPGAコンポーネントを解説

テスト信号表示

（C言語、VHDL、実行モジュール、全ソース付）

拡張コネクタに入力した外部信号を、PC表示する

簡易ロジアナ

（実行モジュールのみ）

簡易版ですが、ロジアナです

拡張コネクタに専用ボードを追加します

CLK、サンプリング数

CLK	メモリ　(bit/CH)
1GHz、500MHz、250MHz	32K
100MHz(10ns)- 1ms	128M　　※超大容量

チャネル数

１GHz：　4CH
500-100MHz：　16CH
10MHz-1ms：　16CH
※32chはアップデート予定

12CHアナログオシロ　

（実行モジュールのみ）

12CH
3Msps、同時サンプリング12CH

拡張コネクタに専用ボードを追加します

FPGAバスシミュレーション

（HDLソース）

自作展開のアドバイス

※ULOGは、デルタコア社オリジナル開発です。
記載されている各名称、製品名は、各社の商標、または、登録商標です。