ロジックアナライザー LogicMOTHER

DDR400を分析開示しているのはパーソナル計測器で当製品のみ、アナログ／デジタル両方　※高額な専用機以外確認できておりません。当社調査 2015/5

DDR2-400　400Mbps, 200MHz

DDR SDRAMの特徴

DDR SDRAM は、高速多容量メモリの主流であり近年FPGA制御の対象として広まっております。高額測定器が必要な理由から汎用エンジニアに浸透するネックになっている部分もあります。
DDR信号は、基板レベルで携わった方はおわかりですが、線路のインピーダンス制約、等長制約、特殊終端など、デリケートなIFです
従って、バス信号を多数本プロービングするなどは通常しません。ロジックのデバッグは、シミュレーション、デバイス内部スキャンなどで終了させます。
実測する部分は以下などになります。

・位相差
CLK/DQSと制御信号/データ間は、数nsで規定されており、その確認は通常高額な専用測定器を使用します

・アナログ的安定度
信号の終端が重要で波形形状に影響します。
電源ノイズは信号全般に波及します

・振幅電圧の確認
FPGAは、IOの電圧振幅レベルを選択できます。ファンアウトを考慮して規定しますが振幅電圧の実際の許容はアナログ波形を見る必要があります。

DDR2-400 分析の当機能でのデバッグコンセプト

DDR2-400 は当システムでも困難な速度領域になります。高額な専用機とは異なりますが、要点を分析できることに特化して構築しております。
CLKとCS、DQSとデータのように、特定の2信号の位相関係を分析します
電源ノイズも分析可能です

アナログ　オシロ等価サンプリング　LOSCL2B-DDR（DDR2-400対応）　※LOSCL2BはDDR333まで

●CLK と CS （帯域幅）　2010/12/22

●DQS とデータ　　2010/11/06

●SSTL-IOの影響　　2010/11/18

●DQSイネーブル　　2010/11/22

ロジアナ：　2GHz - 4CHモード、高速バッファLHBUF4、同軸プローブLBUF_PB、低反射ICクリップLIC-S1使用

●CLK と CS, RAS　2010/11/29

（資料：最大分析周波数）

・・・・・

トップ

DDR2-400 SDRAMの計測
DDR2-400　データレート=400Mbps、CLK=200MHz